(7)ARM的存儲方法

　　A、大端模式：數據的高字節存儲在低地址中，低字節存儲在高地址中。

　　B、小端模式：數據的低字節存儲在低地址中，高字節存儲在高地址中。

　　(8)ARM中斷與異常

　　A、ARM 內核支持7種中斷，不同的中斷處于不同的處理模式，具有不同的優先級，而且每個中斷都有

　　固定的中斷地址入口。當一個中斷發生是，相應的R14(LR)存儲中斷返回地址，SPSR 存儲當前

　　程序狀態寄存器CPSR 的值。

　　B、由于ARM 內核支持流水線工作，LR 寄存器存儲的地址可能是發生中斷后面指令的地址，所以不同

　　的中斷處理完成后，必須將LR 寄存器值經過處理后再寫入P15(PC)寄存器。

　　C、ARM 異常的具體含義：

　　a、復位：當處理器的復位電平有效時，產生復位異常，程序跳轉到異常復位異常處理程序處執行。

　　b、未定義的指令：當ARM 處理器或協處理器遇到不能處理的指令時，產生未定義指令異常。可

　　以使用該異常機制進行軟件仿真。

　　c、軟件中斷：該異常由執行SWI 指令產生，可用于用戶模式下的程序調用特權操作指令。可使用

　　該異常機制實現操作系統調用功能。

　　d、指令預取中止：如果處理器預取指令的地址不存在或該地址不允許當前指令訪問，存儲器向處

　　理器發出中止信號，但當預取的指令被執行時，才會產生指令預取中止異常。

　　e、數據訪問中止：如果處理器數據訪問指令的目標地址不存在，或者該地址不允許當前指令訪問，

　　處理器產生數據訪問中止異常。

　　f、外部中斷請求：當ARM 外部中斷請求管腳有效，而且CPSR 中的I 位為0時，產生IRQ 異常。

　　系統的外設可以通過該異常請求中斷服務。

　　g、快速中斷請求：當ARM 快速中斷請求管腳有效，而且CPSR 的F 位為0時，產生FIQ 異常。

　　D、ARM 處理器對異常中斷的響應過程

　　a、將下一條指令的地址存入相應的連接寄存器LR 中。

　　b、將CPSR 復制到相應的SPSR 中。

　　c、根據異常的類型，強制設置CPSR 的運行模式位。

　　d、強制PC 從相關的異常向量地址取下一條指令執行，從而跳轉到相應的異常處理程序處。

　　E、ARM 處理器從異常中斷處理程序中返回

　　a、恢復中斷的程序的處理器狀態，將SPSR 復制到CPSR 中。

　　b、若在進入異常處理時設置了中斷禁止位，要在此清除。

　　c、將連接寄存器LR 的值減去相應的偏移量后送到PC。

　　F、復位異常中斷處理程序不需要返回。在復位異常中斷程序開始整個用戶程序的執行。

　　軟考嵌入式系統設計歷年真題匯總(2007-2010)

　　2010年下半年軟考成績查詢時間及方式匯總

　　2011年軟考嵌入式系統設計師輔導筆記匯總