（7）操作控制器
操作控制器的功能，就是根據指令操作碼和時序信號，產生各種操作控制信號，以便正確地建立數據通路，從而完成取指令和執行指令的控制。
根據設計方法不同，操作控制器可分為組合邏輯型、存儲邏輯型、組合邏輯與存儲邏輯結合型三種。第一種稱為常規控制器，它是采用組合邏輯技術來實現的;第二種稱為微程序控制器，它是采用存儲邏輯來實現的;第三種稱為PLA控制器，它是吸收前兩種的設計思想來實現的。
（8）時序產生器
CPU中除了操作控制器外，還必須有時序產生器，因為計算機高速地進行工作，每一動作的時間是非常嚴格的，不能有任何差錯。時序產生器的作用，就是對各種操作實施時間上的控制。
2.控制器的組成
運算器包括ALU、累加器、數據緩沖寄存器和狀態寄存器，而控制器的核心是操作控制器，圍繞它的有程序計數器（PC）、指令寄存器（IR）、指令譯碼器（ID）和時序產生器。
八、存儲器1.存儲器的基本組成及其讀寫操作
（1）存儲器的基本組成
主存儲器由存儲體、地址譯碼電路、驅動電路、讀寫電路和控制電路等組成。主存儲器主要功能是:①存儲體:是信息存儲的集合體，由某種存儲介質按一定結構組成的存儲單元的集合。通常是二維陣列組織，是可供CPU和計算機其他部件訪問的地址空間。
②地址寄存器、譯碼電路與驅動器:即尋址系統，將CPU確定的地址先送至地址寄存器中，然后根據譯碼電路找到應訪問的存儲單元。在存儲體與譯碼器之間的驅動器的功能是減輕譯碼線驅動負載能力。由于一條譯碼線需要與它控制的所有存儲單元相聯，其負載很大。需要增夾犖動器，以譯碼線連叫犖動器的輸入端，由驅動器的輸出端控制連接在譯碼線上的所有存儲單元。③讀寫電路與數據寄存器:根據CPU的命令，將數據從數據寄存器中寫入存儲體中特定的存儲單元或將存儲體中指定單元的內容讀到數據寄存器中。
④控制電路:接收CPU傳來的控制命令，經過控制電路一系列的處理，產生一組時序信號控制存儲器的操作。
在存儲器的組成中，存儲體是核心，其余部分是存儲體的外圍線路。不同的存儲器都是由這幾部分組成，只是在選用不同的存儲介質和不同的存取方式時，各部分的結構與工作方式略有變化。
（2）存儲體陣列
計算機存儲器中存儲的是“0”和“1”的信息，每一個能存儲一位二進制并能保持兩種狀態的元件稱為記憶元件。若干記憶元件組成存儲單元，一個存儲單元能夠存儲一個或幾個字節的二進制信息。每個存儲單元都有一個地址編號，用以唯一標識存儲單元的位置。信息按地址存入指定的存儲單元中，按地址從指定的存儲單元中取出。存儲單元的集合稱為存儲體。由于存儲體中存儲單元的每個二進制位必須并行工作，因此將存儲單元按其地址的順序組成存儲陣列。
（3）存儲器的地址譯碼系統
CPU要訪問存儲單元的地址由地址總線輸入到地址寄存器中。地址譯碼器將地址轉換為對應地址線（字線）上的控制信號，以表示選中某一單元，并驅動相應的讀寫電路，完成對存儲單元的讀寫操作。
地址譯碼為兩種方式:一種是單譯碼方式，僅有一個譯碼器。譯碼器輸出的每條譯碼線對應一個存儲單元。如地址位數N=10，即譯碼器可以有2 10 =1024種狀態，對應有1024條譯碼線（字線）即1024個存儲單元。另外一種是雙譯碼方式，將譯碼器分成X向和Y向兩個譯碼器，通過雙譯碼器的相互作用確定存儲單元的地址。
設地址長度n仍為10，將其中的前5位輸入到X地址譯碼器中，譯出X 0 到X 31 譯碼線，分別選擇0～31行。將后5位輸入到Y地址譯碼器中譯出Y 0 到Y 31 譯碼線，分別選擇0～31列。X向譯碼器和Y向譯碼器引出的地址線都是2 5 =32條。若采用X向和Y向交*選擇，可以選擇從存儲單元（0，0）至（31，31）共2 5 ×2 5 =1024個存儲單元地址。即同樣可以提供1024種狀態，而地址線只需要64條，比單譯碼器節省93.75%的地址線。
（4）存儲器的讀寫操作
在CPU向存儲體發生讀操作命令時，首先由CPU將相應存儲單元的地址碼送至地址寄存器中;地址譯碼器將地址寄存器中的地址編碼譯成相應地址線（字線）的高電位，標志指定的存儲單元;然后在CPU的統一控制下，由控制電路將讀命令轉換成讀寫電路的操作，執行將指定存儲單元的內容傳送到數據寄存器的操作，完成了整個存儲器讀的操作。存儲器寫的操作與讀的操作相類似。
不同類型的存儲器根據其特點有不同的讀寫操作控制電路、控制機構、讀寫電路及地址譯碼器，但它們的基本操作原理大同小異。