F i =X i Y i C n+i 
C n+i+1 =Y i +X i ·C n+i 
四位之間采用先行進位方式。
對一片ALU來說，可有三個進位輸出。其中G稱為進位發生輸出，P稱為進位傳送輸出。在電路中，多加這兩個進位輸出的目的是為了便于實現多片（組）ALU之間的先行進位，為此，還需一個配合電路，它稱為先行進位發生器（CLA）。
內部總線:
根據總線所處位置，總線分為內部總線和外部總線兩類。內部總線是指CPU內各部件的連線，而外部總線是指系統總線，即CPU與存儲器、I/O系統之間的連線。
按總線的邏輯結構來說，總線可分為單向傳送總線和雙向傳送總線。所謂單向總線，就是信息只能向一個方向傳送。所謂雙向總線，就是信息可以向兩個方向傳送。換句話說，總線既可以用來發送數據，也可以用來接收數據。
總線的邏輯電路往往是三態的，即輸出電平有三種狀態:邏輯“1”、邏輯“0”和“浮空”狀態。
2.運算器的基本結構
運算器包括ALU、陣列乘除器件、寄存器、多路開關或三態緩沖器、數據總線等邏輯部件。現代計算機的運算器大體有如下三種結構形式。①單總線結構的運算器②雙總線結構的運算器③三總線結構的運算器
七、控制器1.控制器在CPU中的位置
中央處理器（CPU）由兩個主要部分---控制器及運算器組成。其中程序計數器、指令寄存器、指令譯碼器、時序產生器和操作控制器等組成了控制器。它是對計算機發布命令的“決策機構”，協調和指揮整個計算機系統的操作，因此，它處于CPU中極其重要的位置。在CPU中，除算術邏輯單元（ALU）及累加器外，尚有下列邏輯部件:
（1）緩沖寄存器（DR）
緩沖寄存器用來暫時存放由內存儲器讀出的一條指令或一個數據字;反之，當向內存存入一條指令或一個數據字時，也暫時將它們存放在這里。緩沖寄存器的作用是:①作為CPU和內存、外部設備之間信息傳送的中轉站;②補償CPU和內存、外部設備之間在操作速度上的差別;
③在單累加器結構的運算器中，緩沖寄存器還可兼作為操作數寄存器。
（2）指令寄存器（IR）
指令寄存器用來保存當前正在執行的一條指令。指令劃分為操作碼和地址碼字段，它們由二進制數字組成。為執行任何給定的指令，必須對操作碼進行譯碼，以便指出所要求的操作。
指令寄存器中操作碼字段的輸出就是指令譯碼器的輸入。操作碼一經譯碼后，即可向操作控制器發出具體操作的特定信號。
（3）程序計數器（PC）
為了保證程序能夠連續地執行下去，CPU必須具有某些手段來確定下一條指令的地址。而程序計數器（PC）正是起到這種作用，所以通常又稱其為指令計數器。
（4）地址寄存器（AR）
地址寄存器用來保存當前CPU所要訪問的內存單元的地址。由于在內存和CPU之間存在著操作速度上的差別，所以必須使用地址寄存器來保持地址信息，直到內存讀/寫操作完成為止。
（5）累加寄存器（AC）
累加寄存器AC通常簡稱為累加器。它的功能是:當運算器的算術/邏輯單元（ALU）執行全部算術和邏輯運算時，為ALU提供一個工作區。例如，在執行一個加法前，先將一個操作數暫時存放在AC中，再從內存中取出另一個操作數，然后同AC的內容相加，所得結果送回AC中，而AC中原有的內容隨即被破壞。顧名思義，累加寄存器用來暫時存放ALU運算的結果信息。顯然，運算器中至少要有一個累加器寄存器。
由于運算器的結構不同，可采用多個累加寄存器。
（6）狀態寄存器（SR）
狀態寄存器保存由算術指令和邏輯指令運行或測試結果建立的各種狀態碼內容。
（7）操作控制器
操作控制器的功能，就是根據指令操作碼和時序信號，產生各種操作控制信號，以便正確地建立數據通路，從而完成取指令和執行指令的控制。
根據設計方法不同，操作控制器可分為組合邏輯型、存儲邏輯型、組合邏輯與存儲邏輯結合型三種。第一種稱為常規控制器，它是采用組合邏輯技術來實現的;第二種稱為微程序控制器，它是采用存儲邏輯來實現的;第三種稱為PLA控制器，它是吸收前兩種的設計思想來實現的。
（8）時序產生器
CPU中除了操作控制器外，還必須有時序產生器，因為計算機高速地進行工作，每一動作的時間是非常嚴格的，不能有任何差錯。時序產生器的作用，就是對各種操作實施時間上的控制。
2.控制器的組成
運算器包括ALU、累加器、數據緩沖寄存器和狀態寄存器，而控制器的核心是操作控制器，圍繞它的有程序計數器（PC）、指令寄存器（IR）、指令譯碼器（ID）和時序產生器。
八、存儲器1.存儲器的基本組成及其讀寫操作
（1）存儲器的基本組成
主存儲器由存儲體、地址譯碼電路、驅動電路、讀寫電路和控制電路等組成。主存儲器主要功能是:①存儲體:是信息存儲的集合體，由某種存儲介質按一定結構組成的存儲單元的集合。通常是二維陣列組織，是可供CPU和計算機其他部件訪問的地址空間。
②地址寄存器、譯碼電路與驅動器:即尋址系統，將CPU確定的地址先送至地址寄存器中，然后根據譯碼電路找到應訪問的存儲單元。在存儲體與譯碼器之間的驅動器的功能是減輕譯碼線驅動負載能力。由于一條譯碼線需要與它控制的所有存儲單元相聯，其負載很大。需要增夾犖動器，以譯碼線連叫犖動器的輸入端，由驅動器的輸出端控制連接在譯碼線上的所有存儲單元。③讀寫電路與數據寄存器:根據CPU的命令，將數據從數據寄存器中寫入存儲體中特定的存儲單元或將存儲體中指定單元的內容讀到數據寄存器中。

希望與更多計算機等級考試的網友交流，請進入計算機等級考試論壇

更多信息請訪問：考試吧計算機等級考試欄目